Коротко о файле:БГАС / Кафедра инфокоммуникационных технологий / Целью проекта является разработка принципиальной электрической схемы устройства умножения четырехразрядных двоичных чисел, которое широко используется в современной вычислительной технике. В ходе выполнения будут подробно разобраны назначение узлов, принцип работы, разработана логическая схема основного узла, блока управления, проанализирована и выбрана элементная база, а также рассчитаны быстродействие и средняя потребляемая мощность данного устройства. / Состав: 3 чертежа + Пояснительная записка
Исходные данные к проекту:
Операнд А = Е(16) = 1110(2)
Операнд В = А(16) = 1010(2)
Микросхемы схемотехники КМОП
Напряжение питания Uп = +5В
Лист 1. Блок управления устройства умножения двоичных чисел. Схема логическая (формат А3).
Лист 2. Устройство умножения двоичных чисел. Схема электрическая принципиальная (формат А2).
Лист 3. Устройство умножения двоичных чисел. Перечень элементов (формат А4).
Разработать цифровое устройство умножения четырехразрядных двоичных чисел по заданной структурной схеме, выполняющего следующие функции:
− прием по линии параллельной передачи данных через четырехканальный демультиплексор двух четырехразрядных двоичных чисел (последовательно);
− хранение принятой информации;
− умножение четырехразрядных двоичных чисел;
− выдача произведения на шину последовательной передачи данных (младшими разрядами вперед);
СОДЕРЖАНИЕ:
Введение 4
1 Описание принципа работы заданной структурной электрической схемы устройства умножения двоичных чисел 5
2 Теоретическое обоснование и логическое проектирование узлов устройства 8
3 Разработка логической схемы умножителя четырёхразрядных двоичных чисел 14
4 Анализ и выбор элементной базы 18
5 Разработка и описание принципиальной электрической схемы устройства 33
6 Расчет быстродействия и потребляемой мощности 36
Заключение 38
Литература 39
ЗАКЛЮЧЕНИЕ:
По заданию курсового проекта необходимо было разработать принципиальную электрическую схему устройства умножения двоичных чисел.
Для разработки логической схемы умножителя использовался метод синтеза, основанный на разложении операции умножения на последовательность простейших арифметических действий с одноразрядными числами (т.е. сложение частичных произведений), так как прямой логический синтез в данном случае не эффективен. При выполнении этой работы было разработано устройство для фиксированного состояния при умножении заданных чисел А =13(10) и В =5(10).
При разработке были использованы интегральные микросхемы схемотехники КМОП серий 1554 и 1564. Выбор ИМС осуществлялся на основе приоритетности по основным параметрам.
Были определены основные технические данные разработанного устройства (его быстродействие и потребляемая мощность). Данное устройство имеет малый потребляемый ток, и малую потребляемую мощность от источника питания. Напряжение источника питания, необходимое для работы устройства, Uип=5 В, а средняя потребляемая мощность устройства: Рср.пот. = 3,8 (мВт).
Среднее время задержки распространения сигнала в умножителе: tзд.р.ср.умн= 760 нс, а максимальная частота следования тактовых импульсов: FT = 1,06 МГц.
